根据Kuai Technology 7月10日，JEDEC今天正式启动了其LPDDR6记忆标准。这提供了规格编号Jesus209-6，可以显着提高移动设备和AI应用的性能，能效和安全性。在性能方面，LPDDR6使用两个通道体系结构。这允许更灵活的操作，同时保持最小访问间隔为32个字节。 1。每个骰子（给定）允许两个子销命，每个亚can仪分为12个数据信号线（DQ），以优化通道性能。 2。每个亚can包含四个地址/地址指令（CA），以优化和减少焊接球的数量并提高数据访问速度。 3。承认静态能源效率模式，承认能力更高并最大化银行资源的使用。 4。接纳对弹性数据的访问，实时控制DeRáfaga和32/64字节的访问。 5。接纳为NT -OD的动态著作（芯片中的非目标终止），ODT可以根据负载要求提高信号完整性。但是，JEDEC并未指定LPDDR6的数据传输速率（频率）。根据先前的语句，您可以在10 Gbps以上的10 Gbps启动，并达到10667MPBP，最大值为14400Mbps或14.4GHz。相比之下，LPDDR5从6400Mbps开始，LPDDR5X增加到8533MPB，而SK Hynix创建的LPDDR5T可以在9600 Mbps工作。在能源效率方面，LPDDR6进一步降低了电压和能源消耗，使用VDD2电源并使用双电源。其他节能功能包括：1。替代手表命令输入，以提高能源效率和效率。 2。低功率（DVFSL）的动态电压频率可在低频操作过程中降低LTO VDD2电源，从而节省能源消耗。 3。使用单个亚can界接口的动态效率模式。适用于低消耗和低带宽方案。 4。政党承认自我提升和主动的UPDate，减少更新能源消耗。 LPDDR6在安全性和可靠性方面也有了显着改善。 1。允许行激活数（PRAC）并接受内存数据的完整性。 2。接纳目标保留模式（曲线目标输出）。这通过将特定的内存空间分配给关键任务来提高系统的一般可靠性。 3。承认可编程链路保护机制和ECC错误的校正验证。 4。指挥/支持局（CA）均等，损坏错误和自我表达英寸英寸（MBIST）（MBIST）（MBIST）的错误并增加了CSYSTEM的易于实现。半导体测试制造商，存储芯片制造商和终端制造商，例如Adevant，Cadence，Synopsys，Samsung，SK Hynix，Micron和Mediatek，对LPDDR6表示了支持和期望。实现LPDDR6内存后，这可能取决于今年年底的新一代Snapdragon和Dimenity平台！ PD：Changxin继续更新！ [本文的结尾]如果您需要重印，请务必向我们展示其来源：Kuai技术编辑：Shangfang Wenq
